現象 配列がある インデックスを表す変数が配列のサイズ内かをチェックし、サイズ内の場合のみ要素にアクセス というよくあることをやろうとした val array = Seq.fill(ARRAY_SIZE)(...) when(i.U < ARRAY_SIZE){...

概要 Queueを使ってデータのやり取りをする場合、以下のような操作が可能です。 Queue.io.enq.valid：falseにするとデータを入れない Queue.io.deq.valid：falseにするとデータを取り出さない これらの使い分けについてまとめてみます...

やりたいこと 類似したユニットが複数ある これらの処理は大部分が共通で一部のみ異なる 条件に応じて適切なユニットを1つ選び、処理を実行させる やろうとしたこと これを実現するために 親クラスを定義し、共通処理はここに記述...

やりたいこと ★ 同種のモジュールが複数ある これらのうち、所定の条件を満たすものを1つ選択 これを実現するために モジュール一覧を配列で定義 Seq.tabulateでモジュール配列に対してループを回す 1つ1つ条件を満たすかチェック 満たせばそれを選択し、ループ終了...

現象 以下のコードを実行すると、 class Signals extends Bundle{ val pc = UInt((32.W)) ・・・ } val sig = Wire(new Signals) sig.pc := 0.U 以下のエラーが発生...

やりたいこと 小数点のデータ（ほかの言語でいうところのfloat）を導入したい。 背景としては、自作のCPU回路にパフォーマンスカウンタを設けようとしており、これを整数ではなく小数で表現したい。（例えば「1指令あたりのサイクル数」を測定する場合、1か1.9かで意味は全く異な...

はじめに chiselを書いていると、条件分岐として以下の文法が使えることを学びます。 if when Mux (MuxCase) これらはどのように使い分けたらいいのでしょうか？ ifとwhen/Mux まずこれらは条件判定に用いる変数がscalaのBoolean型かch...

現象 以下のコードで掲題のコンパイルエラーが発生 val x = 3.U(16.W) val y = 5.U(16.W) val mul_out := MuxCase(0.U(16.W), Seq( (exe_fun === ALU_MULH) ->...

やりたいこと 32bitで定義したchisel.UInt型の変数を64bitに拡張したい できないこと まず、以下はコンパイルエラーになる val x = 1.U(32.W) val y = x.asUInt(64.W)...

引き続きです。 26章　ベクトル命令とは 「ベクトルレジスタ長をプログラムから分離できる」とはどういうことか： SIMDの場合はベクトルレジスタ長ごとに命令がある（SSEは128ビットのロード、というように） このため、ハードウェアによってプログラム中で使う命令を変えなけれ...

続きです。長くなったので分けました。 RISC-VとChiselで学ぶ はじめてのCPU自作 ――オープンソース命令セットによるカスタムCPU実装への第一歩 23章　パイプラインレジスタの実装 一瞬なぜ各ステージ間にレジスタを挟むことでパイプラインになるのかよく分からなかっ...

状況 RISCVのベクトル命令をchiselで実装中。 vsetvli命令を追加すると、掲題のコンパイルエラーが発生。 原因と解決策 コンパイル時の引数が間違っていた。 誤： riscv64-unknown-elf-gcc　-march=rv32i 正：...

はじめに 「RISC-VとChiselで学ぶ　はじめてのCPU自作」をやっていて少し躓いたところがあるのでまとめておきます。 自分は今までソフトウェア中心にやってきたので回路設計の考え方に慣れないところがあります、、、 概要...